Annons

Programmerbar SoC för intelligenta bilar

Steget från en simulerad motormodell till en färdig implementering kan förenklas med hjälp av programmerbara SoC-kretsar, t ex Zynq från Xilinx. Giulio Corradi och Tom Hill från Xilinx beskriver här ett komplett modellbaserat konstruktionsflöde.

Guide för högkvalitativ mönsterkortskonstruktion

Det här är en omfattande guide för högkvalitativ mönsterkortskonstruktion och behandlar väsentlig dokumentation, konstruktionssteg och strategier samt sluttest. Artikeln är författad av Nicholaus W Smith, applikationsingenjör, Integrated Device Technology, Inc.

Imec spår renässans för ASIC

Användningen av ASIC kan vara på väg tillbaka. Det europeiska forskningsinstitutet Imec  banar nu en väg för en renässans för ASIC genom att i en kontaktpunkt skapa en effektiv länk mellan kunder och leverantörer.

Fyra 64 bits ARM-kärnor i nästa FPGA-generation

Altera tar inte bara steget från 32 till 64 bit i sin kommande Stratix 10 SoC. Med fyra 64-bits ARM Cortex-A53-kärnor och upp till 10 TFlops DSP-prestanda kvalar den nya FPGA-familjen in som nästan vad som helst. Och med en ordentlig satsning på OpenCL finns det möjligheter att göra utvecklingsarbetet enklare.

Accelerera OpenCV i FPGA med inbäddad vision

OpenCV är ett kraftfullt bibliotek med funktioner för datorvision. Funktionerna används idag flitigt i branschen. Precis som andra projekt med öppen källkod utvecklas och förbättras algoritmerna hela tiden av de användare som ingår i gemenskapen. Idag finns mer än 2 500 funktioner tillgängliga. Fernando Martinez Vallina och José Roberto Alvarez från Xilinx beskriver här hur […]

Maximera effekten inom SoC-emulering

I denna artikel diskuterar Ralph Zak från Synopsys hur man gör för att få ut maximal effekt av emuleringssystem i utvecklingsprojekt för en SoC.Vad har ändrats i sättet att använda emulering?

Möt utmaningen med lågeffektsverifiering

Halvledarindustrin blev effektmedveten runt 40 nm, men motiverades inte enbart av att osjälviskt utveckla grönare produkter. Arkitekter kunde inte längre dubblera varje processnods klockfrekvens. Detta krävde energi och de hade helt enkelt inte längre budgeten för det. Adam Sherer från Cadence tittar här på hur utvecklingen fortsätter.

Riskbegränsning för matning av FPGAer från mellanbusspänning

Mellanbusspänningar på nominellt 24 V~28 V är vanliga i industri-, flyg-, rymd- och försvarssystem där seriekopplade batterier kan utnyttjas för reservkraft och 12 V bussarkitekturer blir opraktiska på grund av distributionsförlusterna. Willie Chan och Jason Sekanina från Linear Technology går igenom risker och fördelar.

Virtuell utveckling och verifiering för e-mobilitet

Systemkretsar (SoC) och systemprogramvara står för en allt större del av ett fordons värde. Elektrifieringen av bilen är nyckeln till innovation för biltillverkarna. David W. Smith, forskare på Synopsys, granskar utmaningarna för utvecklingsteam och vad som krävs på en plattform för virtuell utveckling.

Programmerbar ASSP för nästa generations digitala radio

Genom att samla alla de funktioner som brukar kräva både ASSP, ASIC och FPGA i en komponent går det att minska kostnad, energiförbrukning och vikt och ändå behålla flexibiliteten. David Hawke, Sr Product Marketing Manager hos Xilinx, beskriver här hur nästa generations digitala radiolösning kan se ut.