Synopsys TCAD-verktyg ska påskynda utvecklingen av "Through-Silicon Via"-teknologin.

Synopsys Inc. och det belgiska nanoelektroniska forskningscentret Imec meddelar att de inlett ett samarbete för att använda Synopsys TCAD (Technology Computer-Aided Design) " finite-element"-metodverktyg för att karakrärisera och optimera tillförlitligheten och den elektriska förmågan för så kallad "through-silicon vias" (TSVs). Samarbetet förväntas snabba på utvecklingen av 3D-stackade IC-teknologier.

När de betraktar kommande teknologier komplementerar 3D-stackade IC:s, skalningen av vanliga transistorer och tillåter multipla chip att stackas och integreras i en och samma förpackning. Teknologin minskar formfaktorn och effektförbrukningen och ökar bandbredden vid "inter-chip"-kommunikationen genom att minimera anslutningarna genom kretskort med stor parasitisk kapacitans. Som med andra innovativa teknologier introducerar 3D-stackade IC ett antal frågeställning som eventuellt kan påverka pålitlighet och prestanda. Samarbetet inom forskningen kommer adressera dessa frågeställningar och ske på plats vid Imec, där kiselwafers med teststrukturer kommer tillverkas och testas och Synopsys TCAD-verktyg kommer att modellera TSVs i chip-stacken för optimering av 3D-stackade IC:s prestanda och tillförlitlighet.

Filed under: Utländsk Teknik