64-bits ARM på 16 nm FinFET

I ett samarbete mellan Cadence och ARM har företagen implementerat den första 64-bits Cortex-A57-processorn på TSMCs 16nm FinFET-process.

Testchipet använde hela konstruktions- och verifieringsflödet från Cadence, från RTL till "signoff". Dessutom användes ARMs standardcellbibliotek (Artisan) och TSMCs minnesmakron.
Testchipet har resulterat i en rad optimeringar av verktyg, bibliotek och process för att lösa de problem som uppkommer på den nya teknologinoden. Det handlar bland annat om nya konstruktionsregler, "double patterning" på fler lager och mera komplexa resistansmodeller för förbindningar och vior.
– Arbetet var svårt på alla fronter och krävde att ingenjörerna från ARM, Cadence och TSMC arbetade som ett sammansvetsat lag, säger Cadencechefen Chi-Ping Hsu. Men ansträngningarna gör att våra kunder nu kan basera sina systemkretsar på nästa nivå av IP- och processteknologi.

Comments are closed.