IP-samarbete för snabba DSP-kärnor

Synopsys och CEVA lanserar ett samarbete där CEVAs snabba DSP-kärnor kan klockas upp till 1,3 GHz i en 28 nm-process. Samtidigt minskar energiförbrukning och läckström.

DSP-implementeringen tillsammans med optimerade minnes- och logikbibliotek är i första hand avsedd för lågenergitillämpningar som mobiltelefoner och basstationer. Konstruktionen, som är gjord i Synopsys DesignWare HPC Design Kit, har 13 procent lägre läckström och 10 procent lägre total strömförbrukning än vad man tidigare lyckats åstadkomma i samma process.
– Samarbetet har gett imponerande resultat, både vad gäller hastighet och energiförbrukning, säger Eran Briman, marknadschef för CEVA. Det är viktigt eftersom signalprocessorer är en nyckelkomponent i dagens konsumentelektronik.

Comments are closed.