Annons

Fler hårda block i FPGA

I Alteras nya 28 nm FPGA-generation förskjuts gränsen mellan FPGA och ASSP. I två "HardCopy"-block blir det möjligt för volymanvändare att lägga in hårda konstruktionsdelar.

De nya komponenterna kommer alltså att innehålla tre typer av logik. FPGA-arean och de vanliga "hårda" standardblocken ser ut som tidigare, men ett par nya areor av HardCopy-block går att kundanpassa med hjälp av de två översta metallagren. Det innebär att en användare inte behöver ta steget hela vägen till ASIC eller HardCopy (Alteras "hårda" variant av en kunds FPGA-konstruktion). I stället kan man nöja sig med att lägga de kritiska delarna i hårda block, medan alla delar som fortfarande måste kunna anpassas fortfarande ligger i programmerbar logik.
Samtidigt förbättras också möjligheten till partiell rekonfigurering, både i komponenterna och i de egna konstruktionsverktygen. Altera satsar också på snabbare seriekommunikation, med en ny inbyggd transceiver som klarar 28 Gbit/s. Enligt företaget skall det vara möjligt att klara aggregerade hastigheter upp till 400 Gbit/s med en enda komponent och utan att energiförbrukningen skjuter i höjden.

Comments are closed.