AMBA 5 CHI ökar ARM-prestanda

På årets DAC lanserar ARM en ny gränssnittsspecifikation som är tänkt att låta Cortex-A50-kärnor arbeta tillsammans i "hubbar" och ge de prestanda som krävs i Enterprise-lösningar.

AMBA 5 CHI (Coherent Hub Interface) har utvecklats tillsammans med ledande företag i IP- och EDA-industrin. Protokollet används av de ARMv8-baserade Cortex-A57 och -A53-processorerna och minneshanteraren CoreLink DMC-520. Protokollet används också av CoreLink CCN-504 Cache Coherent Network, vilket klarar dataflöden upp till 1 Tbit/s.
– Vi har haft som mål att våra samarbetspartners snabbt skall kunna använda protokollet, säger Noel Hurley från ARM. Därför har vi redan från början sett till att våra EDA-partners har utvecklat verifierings-IP och analysverktyg för AMBA 5 CHI.
Företrädare från Cadence Jasper, Mentor och Synopsys instämde helt i Hurleys uttalande. Alla de här företagen har färdiga verktyg för AMBA 5 CHI.

Comments are closed.