Annons

FPGA med öppen RISC-kärna

Från Microsemi kommer ett komplett utvecklingsflöde för att integrera den öppna RISC-arkitekturen RISC-V, i företagets IGLOO2, SmartFusion2 och RTG4-FPGAer.

Microsemis RV32IM RISC-V-kärna är framtagen i samarbete med SiFive. Arkitekturen är öppen, under BSD-licens, och implementeringen är kontrollerad av RISC-V Foundation.
Den öppna processorkärnan innebär att användare kan programmera system utan att vara bunden till en viss hårdvara eller en viss leverantör. Implementeringen i Microsemis FPGA-kretsar är liten och strömsnål, men den som vill gå vidare till en ASIC kan utan vidare göra det med samma procesorarkitektur.
– Våra FPGA-kretsar är idealiska för RISC-V, eftersom de har upp till 50 procent lägre energiförbrukning än konkurrerande arkitekturer, säger Venki Narayanan, ansvarig för SoC-mjukvara och -systemkonstruktion hos Microsemi. RISC-V är mycket lämplig för alla som vill ha en säker och tillförlitlig processor och vi fortsätter att investera långsiktigt i arkitekturen.

Comments are closed.