Annons

Skalbara transistorer spar waferyta

Den österrikiska kiselsmedjan AMS meddelar att de nu utökat sin 0,35 μm CMOS-process för högspänningskomponenter. Företagets nya "H35"-process använder NMOS och PMOS-transistorer för att minska on-resistansen och på så sätt kunna skala ner transistorerna så att fler får plats på samma wafer.

Den nya processen för högspännings (HV) NMOS och PMOS-transistorer för höga spänningar är optimerad för olika drain-source spänningsnivåer i intervallet 20 till 100 V som enligt företaget ger en betydligt lägre on-resistans. Att använda en optimerad 30 V NMOS-transistor i stället för en fast 50 V-transistor i tillämpningar för krafthantering resulterar enligt företaget i en areabesparing på cirka 50 procent och en NMOS-transistor optimerad för 60 V resulterar i 22 procents areabesparing jämfört med en vanlig 120 V NMOS-transistor.

De chips som tillverkas i den här processen kan användas i flera olika tillämpningar, till exempel i MEMS- och motordrivenheter, switchar och komponenter för krafthantering i fordons, medicinska och industriella produkter. AMS Full Service Foundry Division är enligt företaget bland de första kiselsmedjorna i världen som erbjuder spänningsskalbara transistorer till sina kunder och är ISO/TS 16949 (fordon) och ISO 13485 (medicin)-certifierat.

– Vår processdesignsats liksom vår expertis inom högspänningsprocesser gör att våra partners kan optimera sina HV-kretsar mot area och on-resistans som omedelbart leder till fler chip per wafer, säger Markus Wuchse, general manager på AMS Full Service Foundry division i ett pressmeddelande.

Comments are closed.