De allt mindre processgeometrierna ger en rad fördelar, men ställer också allt större krav på spänningsmatningen. Mark Adams från CUI visar här hur digital kraft, hela vägen ner till chipet, kan lösa problemen.

Moores lag kommer att gå mot sitt slut. Slutet av Moores lag, som säger att transistortätheten dubblas ungefär vart annat år, har under årtionden rapporterats ligga bara några år framåt.

TSMCs minsta arkitektur är en 20 nm process, vilken anges ge 30 procent högre hastighet, 1,9 gånger högre densitet eller ha 25 procent lägre effekt än dess 28 nm teknologi. Intel uppger sig ha liknande processgeometrier.

Krympta processnoder, till denna nivå, skapar flera svårigheter. I det följande ser vi den roll som digital kraft spelar för att hjälpa till att möta några av de utmaningar som Moores lag ger och som går från att vara en rekommenderad till en teknik som krävs i många tillämpningar.

Digital kraft – från systemnivå ned till chipet
Betydelsen och antalet implementeringar av digital kraft har vuxit under det senaste decenniet och fullt implementerad ger den användaren möjlighet att dynamiskt justera spänningen till matningsledningarna för att öka verkningsgraden, snabbt kunna genomföra förändringar under utvecklingsarbetet i syfte att förkorta utvecklingscykler och i att realtid ta emot telemetri för att låta användaren noggrant analysera sin infrastruktur för kraft.

Typiskt leder det till en komplett systemlösning med implementeringar i såväl hård- som mjukvara. Företagen som har gått över till digital kraft har fått otroliga vinster med det och upplevt uppenbara fördelar, men majoriteten av dessa företag har också haft infrastrukturen och resurserna för att hantera en implementering på systemnivå.

Denna typ av implementering är inte nödvändigtvis en enkel uppgift om man inte har korrekt information och partners att arbeta med. Medan en majoritet av användare på marknaden för digital kraft har försökt att driva på vinsten av en komplett systemlösning, gäller det faktum att den också kan ge ett otroligt värdökning vid en enstaka enhet. Idag finns det ett antal chip med krav på extrem effekt, som kan leverera 50 A, 70 A eller till och med över 100 A vid mindre än 1 V, som kan hantera betydande transienter och ha mycket snäva toleranser på utgången. Typiskt har dessa utmanande effektbehov gällt på processormarknaden, men nu omfattar de även andra vanliga och applikationsspecifika IC. Dessa är perfekta scenarior för högintegrerade, digitala POL.

Rekommenderade, i högsta grad rekommenderade eller vad som krävs
“Recommended, highly recommended och required” är ord som konsekvent förekommer i datablad och inom marknadsföringsmaterial på alla nivåer. Tyvärr finns det ingen IEEE-definition av dessa termer och det är upp till användarna att översätta leverantörens betydelse.
I de flesta fall vill ingen använda ordet “krävs” i sin tekniska dokumentation eftersom begreppet då är låst mot lösningen och som potentiellt kan användas mot dem av deras konkurrent. Tag som exempel de två scenariorna ovan där digital kraft rekommenderas för ett system och höggradigt rekommenderas för chip med extrema krav på matningsspänning. Enkelt och rättframt, eller hur?

Krav är inte ett ord som varit synonymt med digital kraft förutom hos en seriell VID (SVID) från Intel. Men “under radarhorisonten” har det skett en förändring inom halvledarindustrin som börjat kräva dynamiskt styrd utspänning.

Jag har personligen sett denna förändring som började med ASIC och som nu har rört sig mot vanliga IC. Det har kommit som en överraskning för de flesta ingenjörer som är utlämnade till att försöka finna en lösning som uppfyller dessa nya krav. Som ett ytterligare bevis på denna förändring har arbetsgruppen för PMB nyligen gått ut och presenterat en ändring av PMBus-specifikationen v1.3 liksom en ny PMBus+ där man lägger till en adaptiv skalning av busspänningen, Adaptive Voltage Scaling Bus (AVSBus), i den nya versionen.

AVSBus är ytterligare en 3-tråds seriell buss som är avsevärt snabbare, upp till 50 MHz, än den befintliga bussens PMBus, som används specifikt för skalning av spänningen. Medan specifikationen för v1.3 PMBus tillåter en snabbare PMBus, upp till 1 MHz, är den ändå inte tillräckligt snabb gentemot kravet på en “omedelbart” förändringsbar buss. Dessa uppdateringar av specifikationen för PMBus kommer att göra det möjligt för industrin att standardisera efter nya krav snarare än att fortsätta att implementera en serie av egna lösningar som nu krävs av vissa chip-leverantörer. (För närmare information om PMBus och de föreslagna ändringarna, samt tillägget av AVSBus, se http://www.pmbus.org )

Chip-variabler
Så vad driver kravet på dessa dynamiskt justerbara kraftaggregat? Av egna erfarenheter ser vi tre dominerande faktorer: Förbättrade prestanda, effektbesparingar och ökat utbyte vid halvledartillverkning. I realiteten anses fortfarande de två första som ett tillval, men höggradigt rekommenderade – det senare är drivkraften bakom begreppet krav.

En av de mest kritiska faktorerna som driver kostnaderna för halvledare är de miljarder dollar som behövs för att bygga en fabrik i klassen “state-of-the-art” och tillhörande kostnader för att driva den. Till det kopplas känsligheten och komplexiteten för 32 nm (och mindre) kretsar, vilket leder till krav på en finavstämd matningsspänning med snäva krav.

Dessa snäva krav påverkar i hög grad processutbytet från varje wafer. En av de vägar de har upptäckt för att höja processutbytet är att kräva en dynamiskt justerbar matningsspänning. Här är ett exempel:
En DSP kräver en matningsspänning på 1,0 V inom ± 2 procents noggrannhet hos matningsspänningen under alla omständigheter. Vid slutet av tillverkningsprocessen testar tillverkaren varje chip vid 1,0 V ± en väldigt liten marginal för att verifiera att prestanda håller sig inom specifikationen. Allt som arbetar utanför denna specifikation kasseras, eftersom specifikationen inte uppfylls.

Det är dyrt att kassera oanvända chip. Men, bara för att de inte uppfyllde kravet på 1,0 V betyder det inte att de inte kan uppfylla specifikationen – de kan bara inte göra det vid 1,0 V. Men om de tilläts matas med 0,97 V spänning, eller kanske 1,02 V kommer detta en gång kasserade chip att uppfylla specifikationerna och vara användbart.

Chip-företagen kör därför en “integrationsalgoritm” för att definiera optimal matningsspänning, antingen under chip-testet eller då kretskortet spänningsmatas. Sedan det genomförts skickas kraven för den optimala matningsspänningen till styrkretsen för “point of load” via en digital kommunikationsbuss, ibland genom att använda egna kommandon. I vissa fall har man lagt till en MCU för att översätta dessa egna kommandon till ett standardiserat PMBus-kommando.

När styrkretsen har tagit emot kommandot för att ställa in utspänningen till “X” kommer den att köra den nya spänningen under resten av tiden. Genom att göra så får användarna ett utökat utbyte av sina chip vilket minskar kostnaderna.

Så påverkar specifikationen av PMBus+
AVSBus och den adaptiva skalningen av spänningen har många användningsområden för att spara effekt, men den närmast givna användningen är inom det scenario som just beskrivits. Det är det scenario som skapar en “krävande” miljö.

Den nya specifikationen för PMBus+ med AVSBus väntas träda i kraft i mars 2014. Sedan detta har skett kan vi vänta oss en våg av chip som kräver digital kraft, inte bara för att förbättra processutbytet utan också för att maximera prestanda och minska effektförbrukningen.

Hos CUI Inc fokuserar vi inte bara på att erbjuda avancerade digitala POL-moduler, som vänder sig till digitala kraftsystem, utan även på högpresterande moduler som konstruerats för att lindra effekterna av de nya kraven på justerbar matningsspänning. Våra moduler som följer PMBus i området 12 A till 50 A kan kombineras för att ge 400 A dynamiskt justerbar kraft för ett brett fält av utmanande laster.
Mark Adams, CUI

Filed under: Stromforsorjning